特許翻訳　アウトプットで学ぶ

成膜に関してまとめるなかでは、成膜は全体に形成されるように理解しますが、実際の成膜過程では、狙った表面だけに膜をつけるように制御されています。今回読んだ明細書によってその工夫が分かったのでまとめます。はじめに半導体デバイスの微細化が進むと、...

成膜プロセスとは半導体デバイスの製造では、成膜プロセスは基盤となる基本プロセスの一つです。デバイスの性能や信頼性は、基板上に形成される薄膜の種類・厚み・均一性に大きく依存します。例えば金属配線の拡散を防ぐバリア膜などは、ごくわずかな厚みや欠...

はじめに：見えないところに生じる「抵抗」半導体の高密度化が進む中、回路設計におけるボトルネックとして「ビア抵抗（via resistance）」があります。これは、配線層間を上下方向にに接続する小さな導体「ビア」に生じる電気抵抗のことで、近...

前回の記事では、CVD成膜の均一性（ステップカバレッジ）を改善する技術として、ルシャトリエの原理に基づいたCO分圧制御を紹介しました。特に、前駆体Ru₃(CO)₁₂の熱分解がトレンチ底部まで到達してから起こるようにすることで、膜厚の偏りを抑...

前回の記事では、成膜の原料ガスを「プリカーサー（precursor）」というカタカナ表記で記述しました。当時は、CVDプロセスにおけるprecursorが「成膜原料」という意味で慣用的に使われている点は理解していたものの、一般的な化学用語と...

半導体配線の主な目的は、電気信号を高速・確実に伝えることです。ですが微細化が進むにつれて、配線抵抗（R）と容積（C）との積であるRC積が増大し、信号遅延の要因となります（RC積についてはこちら）。このRC積を低減するためには、以下のような設...

現在の半導体配線では、アルミニウム（Al）配線に変わって銅（Cu）配線が主流になっています。しかし、Cuは単なる金属配線ではなく、電気的特性・拡散抑制・信頼性向上といった要求に応じて、複数の機能性層を積層した構造により実現されています。以下...

BEOL工程（Back End Of Line：半導体製造における配線形成工程）において、銅（Cu）配線がアルミニウム（Al）配線に代わって主流となっています。これは、Cuが低抵抗で微細化に対応しやすいという利点を持つためですが、その一方で...

半導体においては、FEOL（Front End of Line）で作られたトランジスタなどの素子を、BEOL（Back End of Line）で配線形成することで、最終的にチップとしての機能が実現されます。本記事では微細化に伴って従来のア...

前回は、CVDとは何か、という基本に触れました。ではこのCVDは、実際にはどのような場面で使われているのでしょうか。今回はその"使われどころ"に注目し、成膜技術が半導体プロセスのなかでどのように活用されているのかを見てみます。成膜技術の分類...