学習記録

前回記事では、“in a horizontal posture” をどう読むかで立ち止まりました。その時点で「なんとなく不自然だ」という感覚はあったのですが、明確に言語化できず、”susceptor 102 is disposed to h...

...a susceptor 102 that supports a wafer W as a substrate to be processed in a horizontal posture is disposed.英文自体がやや日本語...

成膜プロセスとは半導体デバイスの製造では、成膜プロセスは基盤となる基本プロセスの一つです。デバイスの性能や信頼性は、基板上に形成される薄膜の種類・厚み・均一性に大きく依存します。例えば金属配線の拡散を防ぐバリア膜などは、ごくわずかな厚みや欠...

はじめに：見えないところに生じる「抵抗」半導体の高密度化が進む中、回路設計におけるボトルネックとして「ビア抵抗（via resistance）」があります。これは、配線層間を上下方向にに接続する小さな導体「ビア」に生じる電気抵抗のことで、近...

前回の記事では、成膜の原料ガスを「プリカーサー（precursor）」というカタカナ表記で記述しました。当時は、CVDプロセスにおけるprecursorが「成膜原料」という意味で慣用的に使われている点は理解していたものの、一般的な化学用語と...

現在の半導体配線では、アルミニウム（Al）配線に変わって銅（Cu）配線が主流になっています。しかし、Cuは単なる金属配線ではなく、電気的特性・拡散抑制・信頼性向上といった要求に応じて、複数の機能性層を積層した構造により実現されています。以下...

BEOL工程（Back End Of Line：半導体製造における配線形成工程）において、銅（Cu）配線がアルミニウム（Al）配線に代わって主流となっています。これは、Cuが低抵抗で微細化に対応しやすいという利点を持つためですが、その一方で...

半導体においては、FEOL（Front End of Line）で作られたトランジスタなどの素子を、BEOL（Back End of Line）で配線形成することで、最終的にチップとしての機能が実現されます。本記事では微細化に伴って従来のア...

前回は、CVDとは何か、という基本に触れました。ではこのCVDは、実際にはどのような場面で使われているのでしょうか。今回はその"使われどころ"に注目し、成膜技術が半導体プロセスのなかでどのように活用されているのかを見てみます。成膜技術の分類...

前回記事では、EUVリソグラフィ用の光学素子保護層が3層構造であり、それぞれに水素の拡散や再結合を制御する役割があることを整理しました。ではこの層は、実際どうやって作られているのでしょうか。性能に関わるような層構造が設計できたとしても、それ...