特許明細書 特許に登場する蒸気圧曲線
実際の蒸気圧曲線蒸気圧曲線の図は、実際の特許明細書にも重要な図として登場します。JP6604911B2の特許です。出典：「エッチング処理方法」（東京エレクトロン）蒸気圧曲線の登場背景少しざっくりですが、この特許を説明します。この明細書は、N...
Chisou
特許明細書 学習記録 蒸気圧曲線から
今回、エッチング処理に関する特許を読む中で蒸気圧曲線が登場しました。基礎を整理し直し、次回明細書に進みます。蒸発と沸騰（気化現象）物質が液体から気体へ変わる「気化」には、蒸発と沸騰があります。蒸発：液体または固体の表面だけでおこる気化の現象...
学習記録 “in a horizontal posture”？ position / horizontally の使い分け
前回記事では、“in a horizontal posture” をどう読むかで立ち止まりました。その時点で「なんとなく不自然だ」という感覚はあったのですが、明確に言語化できず、”susceptor 102 is disposed to h...
学習記録 ‘in a horizontal posture’ をサセプタの役割から考える
...a susceptor 102 that supports a wafer W as a substrate to be processed in a horizontal posture is disposed.英文自体がやや日本語...
特許明細書 選択的成膜
成膜に関してまとめるなかでは、成膜は全体に形成されるように理解しますが、実際の成膜過程では、狙った表面だけに膜をつけるように制御されています。今回読んだ明細書によってその工夫が分かったのでまとめます。はじめに半導体デバイスの微細化が進むと、...
学習記録 半導体成膜プロセスの概要
成膜プロセスとは半導体デバイスの製造では、成膜プロセスは基盤となる基本プロセスの一つです。デバイスの性能や信頼性は、基板上に形成される薄膜の種類・厚み・均一性に大きく依存します。例えば金属配線の拡散を防ぐバリア膜などは、ごくわずかな厚みや欠...
学習記録 ビア抵抗とは何か？
はじめに：見えないところに生じる「抵抗」半導体の高密度化が進む中、回路設計におけるボトルネックとして「ビア抵抗（via resistance）」があります。これは、配線層間を上下方向にに接続する小さな導体「ビア」に生じる電気抵抗のことで、近...
特許明細書 反応を遅くすることで成膜の均一性を得る
前回の記事では、CVD成膜の均一性（ステップカバレッジ）を改善する技術として、ルシャトリエの原理に基づいたCO分圧制御を紹介しました。特に、前駆体Ru₃(CO)₁₂の熱分解がトレンチ底部まで到達してから起こるようにすることで、膜厚の偏りを抑...
学習記録 成膜プロセス、前駆体かプリカーサーか
前回の記事では、成膜の原料ガスを「プリカーサー（precursor）」というカタカナ表記で記述しました。当時は、CVDプロセスにおけるprecursorが「成膜原料」という意味で慣用的に使われている点は理解していたものの、一般的な化学用語と...
特許明細書 高アスペクト比成膜の限界を、ルシャトリエの原理で制御する
半導体配線の主な目的は、電気信号を高速・確実に伝えることです。ですが微細化が進むにつれて、配線抵抗（R）と容積（C）との積であるRC積が増大し、信号遅延の要因となります（RC積についてはこちら）。このRC積を低減するためには、以下のような設...