特許明細書 反応を遅くすることで成膜の均一性を得る 前回の記事では、CVD成膜の均一性(ステップカバレッジ)を改善する技術として、ルシャトリエの原理に基づいたCO分圧制御を紹介しました。特に、前駆体Ru₃(CO)₁₂の熱分解がトレンチ底部まで到達してから起こるようにすることで、膜厚の偏りを抑... 2025.07.27 特許明細書
学習記録 成膜プロセス、前駆体かプリカーサーか 前回の記事では、成膜の原料ガスを「プリカーサー(precursor)」というカタカナ表記で記述しました。当時は、CVDプロセスにおけるprecursorが「成膜原料」という意味で慣用的に使われている点は理解していたものの、一般的な化学用語と... 2025.07.26 学習記録特許明細書
特許明細書 高アスペクト比成膜の限界を、ルシャトリエの原理で制御する 半導体配線の主な目的は、電気信号を高速・確実に伝えることです。ですが微細化が進むにつれて、配線抵抗(R)と容積(C)との積であるRC積が増大し、信号遅延の要因となります(RC積についてはこちら)。このRC積を低減するためには、以下のような設... 2025.07.25 特許明細書
学習記録 Cu配線の構造と各層の役割 現在の半導体配線では、アルミニウム(Al)配線に変わって銅(Cu)配線が主流になっています。しかし、Cuは単なる金属配線ではなく、電気的特性・拡散抑制・信頼性向上といった要求に応じて、複数の機能性層を積層した構造により実現されています。以下... 2025.07.19 学習記録
学習記録 銅(Cu)配線を守る酸化マンガンバリア BEOL工程(Back End Of Line:半導体製造における配線形成工程)において、銅(Cu)配線がアルミニウム(Al)配線に代わって主流となっています。これは、Cuが低抵抗で微細化に対応しやすいという利点を持つためですが、その一方で... 2025.07.13 学習記録
学習記録 Cu配線時代の成膜技術 半導体においては、FEOL(Front End of Line)で作られたトランジスタなどの素子を、BEOL(Back End of Line)で配線形成することで、最終的にチップとしての機能が実現されます。本記事では微細化に伴って従来のア... 2025.07.12 学習記録
学習記録 成膜技術はどこで使われる? 前回は、CVDとは何か、という基本に触れました。ではこのCVDは、実際にはどのような場面で使われているのでしょうか。今回はその"使われどころ"に注目し、成膜技術が半導体プロセスのなかでどのように活用されているのかを見てみます。成膜技術の分類... 2025.07.06 学習記録
学習記録 成膜プロセス、CVDとは 前回記事では、EUVリソグラフィ用の光学素子保護層が3層構造であり、それぞれに水素の拡散や再結合を制御する役割があることを整理しました。ではこの層は、実際どうやって作られているのでしょうか。性能に関わるような層構造が設計できたとしても、それ... 2025.07.05 学習記録